Bài giảng Tìm hiểu VHDL

Với kết cấu nội dung gồm 6 bài, bài giảng "Tìm hiểu VHDL" giới thiệu đến các bạn những nội dung về vấn đề mô hình hoá phần cứng, ngôn ngữ VHDL, Operators và Expressions, các lệnh điều khiển chương trình trong VHDL,... Hy vọng đây là tài liệu tham khảo hữu ích cho các bạn.
Nội dung trích xuất từ tài liệu:
Bài giảng Tìm hiểu VHDL Bài 1 Vấn đề Mô hình hoá phần  cứng  (Hardware Modeling) Hardware Modeling - 1 - 1 VHDL là gì? • Một từ viết tắt cho một từ viết tắt khác, VHDL là từ viết tắt  của  VHSIC Hardware Description Language – Còn VHSIC là từ viết tắt của Very High Speed Integrated  Circuit   • Tiếp theo, chúng ta bắt đầu tìm hiểu về xuất xứ và mục  đích của ngôn ngữ này Hardware Modeling - 1 - 2 VHDL ­ Mục đích và sự hình  thành • VHDL, trước hết và chủ yếu là một công cụ để mô hình  hoá phần cứng (hardware modeling) – Để mô phỏng (simulation) và tổng hợp (synthesis) mạch     • Chuẩn IEEE 1076 rất hoàn chỉnh cho việc mô hình hoá  thiết bị, nhưng nó mới chỉ định nghĩa các tham số khái  quát cho việc tổng hợp thiết bị • Kết quả: một mô hình phần cứng đã cho không hẳn đã phù  hợp với một thiết kế ở mức cổng logic đã có thông qua các  công cụ và các công nghệ đích (target) khác nhau Hardware Modeling - 1 - 3 Chuẩn hoá VHDL • Tổ chức IEEE chính thức phê chuẩn chấp nhận ngôn ngữ VHDL  như là một chuẩn của họ vào năm 1987, chuẩn IEEE 1076 – Giống như các chuẩn kác của IEEE, chuẩn IEEE 1076 được sửa đổi  theo chu kỳ tối thiểu là 5 năm • Sửa đổi đầu tiên được thực hiện năm 1993, và VHDL­93 hiện  nay được coi là phiên bản chính thức của ngôn ngữ này, hiện  nay bắt đầu xuất hiện VHDL 200X   – Tuy nhiên, hầu hết các công cụ (tool) đều hỗ trợ phiên bản đầu tiên (VHDL­87) VHDL-2X – Các bộ phận của VHDL 200X  VHDL-93 được hỗ trợ bởi một số tool VHDL-87 Hardware Modeling - 1 - 4 Language Subsets IEEE 1076 IEEE 1076 (modeling) (synthesis) • Không phải tất cả các cấu trúc VHDL đều có thể tổng hợp  được. Ví dụ, wait for 10 ns là một cấu trúc mô hình hoá thông  dụng, nhưng nó không tương ứng với và cũng không thể tạo ra  một phần tử ở mức cổng logic Hardware Modeling - 1 - 5 Các mức trừu tượng trong mô tả phần cứng Ít chi tiết hơn, F thiết kế và mô Behavioral phỏng nhanh hơn RTL AND_OR2 DFF Chi tiết hơn, phụ Logic thuộc công nghệ, thiết kế và mô phỏng chậm hơn Layout CLB_ R5C5 CLB_ R5C6 Hardware Modeling - 1 - 6 Sự chồng chéo trong  VHDL Sum Trình tự thiết kế Top-Down • VHDL hỗ trợ hướng tiếp cận top­down trong thiết kế Hardware Modeling - 1 - 8 Nguyên tắc phân đoạn  • Khi tiến hành phân đoạn một thiết kế trong VHDL, cần lưu  tâm cân nhắc một số các điểm chính sau  – Tín hiệu ra có chốt (Register) tại biên giới các module  • Phù hợp với cấu trúc mã nguồn dạng RTL  – Giảm đến tối thiểu số clock trên mỗi block • Quan trọng đối với các ràng buộc về thời gian, Important for  timing constraints, tối ưu hoá cấu trúc mạch – Duy trì các tín hiệu then chốt trong phạm vi mỗi block • Hầu hết các công cụ đều không tối ưu thông qua biên giới  hierarchy – Kích thước của từng block đủ nhỏ để có thể kiểm tra nhanh  chóng • Mẫu thử nhanh, đơn giản cho mỗi sub­module  Hardware Modeling - 1 - 9 Cấu trúc Top - Down entity A[3:0] Add_4 SUM [3:0] B[3:0] C_out C_in A entity Full_Add Sum B C_in C_out Macro A entity B Half_Add Sum Carry Leaf Cell Hardware Modeling - 1 - 10 Kiểm tra thiết kế • Khi sử dụng VHDL, có thể thực hiện các bước kiểm tra thiết  kế, bắt đầu từ Behavioral Sim ...