Đề tài: Xử lý ảnh thời gian thực trên KIT DE2

Kh i I2C_config cài đ t giá tr cho thanh ghi đ mã hóa chố ặ ị ể ochip ADV7181B, còn khối Timer trì hoãn ban đầu thì dùng đểtính toán thời gian làm việc cho khối khác sau chuỗi khởi độngcủa ADV7181BKhối ITU656 sẽ lấy ra chuỗi liên tục các pixel rồi chuyển từ720x480 sang chuẩn VGA 640x480 sau đó xuất ra cho SDRAM,SDRAM nhận tín hiệu điều khiển từ VGA controller xuất racho bộ filter và từ đó xử lý các pixel trước khi chuyểnsang YUV444 để convert sang chuẩn RGB 10 bitđể xuất lên monito...
Nội dung trích xuất từ tài liệu:
Đề tài: Xử lý ảnh thời gian thực trên KIT DE2• Xử lý ảnh thời gian thực được ứng dụng nhiều trong các sản phẩm điện tử như: – Hệ thống giám sát Video – Hệ thống công nghiệp – Thiết bị hình ảnh y tế – Thiết bị cảm biến hình ảnh của Robot• Kit DE2 là một kit hỗ trợ xử lý ảnh với các ngõ giao tiếp VGA, S-Video có thể ứng dụng trong xử lý ảnh thời gian thực1. Tìm hiểu kit DE22. Tìm hiểu điều khiển VGA3. Tìm hiểu đọc tín hiệu ngõ vào S-Video4.Thiết kế phần cứng cho bộ xử lý ảnh+ Lọc đường biên+ Lọc trung bình+ Lọc nhiễu Gauss5.Ứng dụng bộ xử lý ảnh thời gian thực lên kit DE2Camera KIT DE2 Monitor SDRAM YUV Desize Video Buffer Data Horizon Even422 Odd422 VGA RGB Video MUXTV Controller Timer trì DAC YUV42271818 Hoãn ban 7123 đầu RBG 10b Filter YUV422 I2C Convert Video YCrCb to YUV422 to Config YUV444 YUV 444 Khối I2C_config cài đặt giá trị cho thanh ghi để mã hóa chochip ADV7181B, còn khối Timer trì hoãn ban đầu thì dùng đểtính toán thời gian làm việc cho khối khác sau chuỗi khởi động của ADV7181B Khối ITU656 sẽ lấy ra chuỗi liên tục các pixel rồi chuyển từ720x480 sang chuẩn VGA 640x480 sau đó xuất ra cho SDRAM, SDRAM nhận tín hiệu điều khiển từ VGA controller xuất ra cho bộ filter và từ đó xử lý các pixel trước khi chuyển sang YUV444 để convert sang chuẩn RGB 10 bit để xuất lên monitorTrên kit DE2 có 2 chân I2C_SDAT và I2C_SCLK tương ứngvới SDA và SCLK dành cho người dùng có thể thực hiện cấuhình giao thức I2C.Ta sẽ tạo ra một bộ I2C Master để cấu hình cho Slave là ADV7181B, các thông số cấu hình ADV đã được đưa ra trong tài liệu của nhà sản xuất với ngõ vào là composite video. Dữ liệu trên chân I2C_SDAT sẽ được truyền đi từng byte, 3 byte 1 lần, sau mỗi byte sẽ nhận 1 ACK từ slave gởi về, bằng cách đưa chân I2C_SDAT lên Hiz, để xác nhận truyền đúng hay sai. RESET Nạp giá trị cho thanh ghi Phát Chuyể đế nn No hiệ ACK từ n Giữ nguyênthanh ghi mới ADV7181B vị trí thanh ghi Yes No Nạp xong các thanh ghi Yes KẾT THÚC RD1_LOAD RD1_DATA [15:0] SDRAM RAM RD1 READ RD1_CLK FIFO1 CLK CLK CLK_27 PLL SDR_CLK DATA_OUT SIDE1[8:0] READ_ WR_RD FIFO2 [15:0] DQ[15:0] RESETWR_DATA [15:0] SA[11:0] DATA_IN ...