Đồ án tốt nghiệp Điện tử viễn thông: Ứng dụng lập trình điều khiển động cơ bước sử dụng chip ARM Cortex M3 STM32F103RC.

Đồ án tốt nghiệp Điện tử viễn thông: Ứng dụng lập trình điều khiển động cơ bước sử dụng chip ARM Cortex M3 STM32F103RC nhằm trình bày về tổng quan Cortex, kiến trúc hệ thống của ARM Cortex, ngoại vi, lập trình điều khiển động cơ bước sử dụng ARM Cortex.
Nội dung trích xuất từ tài liệu:
Đồ án tốt nghiệp Điện tử viễn thông: Ứng dụng lập trình điều khiển động cơ bước sử dụng chip ARM Cortex M3 STM32F103RC. MỤC LỤC Lời Mở Đầu ...................................................................................................... 1 Chƣơng 1 TỔNG QUAN VỀ CORTEX ........................................................... 3 1.1. Các phiên bản kiến trúc ARM ..................................................................... 3 1.2 Bộ xử lí Cortex và đơn vị xử lí trung tâm Cortex ........................................... 4 1.3 Đơn vị xử lí trung tâm Cortex (Cortex CPU) ................................................ 5 1.3.1 Kiến trúc đường ống (Pipline) ................................................................... 5 1.3.2 Mô hình lập trình (Programmer’s model) ................................................. 5 1.3.2.1 Thanh ghi XPSR .................................................................................... 6 1.3.3 Các chế độ hoạt động của CPU ................................................................. 7 1.3.4 Tập lệnh Thumb-2.................................................................................... 8 1.3.5 Bản đồ bộ nhớ (Memory Map) ................................................................. 9 1.3.6 Truy cập bộ nhớ không xếp hàng (Unaligned Memory Accesses) ......... 11 1.3.7 Dải Bit (Bit Banding) ............................................................................. 12 1.4 Bộ xử lí Cortex .......................................................................................... 13 1.4.1 Bus ......................................................................................................... 14 1.4.2 Ma trận Bus ............................................................................................ 14 1.4.3 Timer hệ thống (System timer) ............................................................... 14 1.4.4 Xử lí ngắt (Interrupt Handling)............................................................... 15 1.4.5 Bộ điều khiển vector ngắt lồng nhau (Nested Vector Interrupt Controller)........................................................................................................ 15 1.4.5.1 Nhập và thoát khỏi một ngoại lệ của NVIC (NVIC Operation Exception Entry And Exit) ............................................................................... 16 1.4.5.2 Các chế độ xử lí ngắt cao cấp (Advanced Interrupt Handling Modes)............................................................................................................. 17 1.4.5.2.1 Quyền ưu tiên ngắt (Interrupt Pre-emption) ..................................... 17 1.4.5.2.2 Kỹ thuật Tail Chaining trong NVIC ............................................... 17 1.4.5.3 Cấu hình và sử dụng NVIC.................................................................. 19 1.4.5.3.1 Bảng vector ngắt (Exception Vector Table)...................................... 19 1.5 Các chế độ năng lượng .............................................................................. 24 1.5.1 Cách đi vào chế độ năng lượng thấp của CPU Cortex ............................ 24 1.5.2 Khối hỗ trợ gỡ lỗi CoreSight ................................................................ 26 Chƣơng 2 KIẾN TRÚC HỆ THỐNG CỦA ARM CORTEX ........................ 28 2.1 Cấu trúc bộ nhớ ........................................................................................... 28 2.2 Tối đa hiệu năng.......................................................................................... 29 2.2.1 Vòng Khóa Pha (Phase Lock Loop) .......................................................... 30 2.2.2 Cấu hình cho bus ...................................................................................... 32 2.2.3 Flash Buffer ............................................................................................. 33 2.2.4 Direct Memory Access ............................................................................. 34 Chƣơng 3 NGOẠI VI ..................................................................................... 39 3.1 Ngoại vi đa dụng ......................................................................................... 39 3.1.1 Các cổng I/O đa dụng ............................................................................... 39 3.1.1.1 Chức năng thay thế (Alternate Function) ............................................ 41 3.1.1.2 Event Out .............................................................................................. 42 3.1.2. Ngắt ngoại (EXTI) ................................................................................. 42 3.1.3 ADC ........................................................................................................ 43 3.1.3.1 Thời gian chuyển đổi và nhóm chuyển đổi ............................................ 44 3.1.3.2 Analogue WatchDog............................................................................. 46 3.1.3.3 Cấu hình ADC ...................................................................................... 47 3.1.3.4. Dual mode ........................................................................................... 48 3.1.4.1. Cả hai khối ADC cùng hoạt động ở cùng chế độ Regular hoặc Injected ......................................................................................................................... 49 3.1.4.2. Cả hai khối cùng hoạt động ở 2 chế độ Regular và Injected xen kẽ ...... 49 3.1.4.3. Hoạt động xen kẽ nhanh và chậm Regular............................................ 50 3.1.4.4. Chế độ kích hoạt thay thế ..................................................................... 50 3.2.1. Khối Capture/Compare ........................................................................... 52 3.2.2 Khối Capture ........................................................................................... 53 3.2.3 Chế độ PWM Input ... ...