Bài giảng Xử lý tin hiệu số với FPGA: Chương 2 - Hoàng Trang

Bài giảng "Xử lý tin hiệu số với FPGA" Chương 2: Lặp lại ràng buộc, cung cấp cho người học những kiến thức như: Giới thiệu (Đọc Phần 1.1, 1.3); các chương trình không kết thúc yêu cầu hoạt động theo thời gian thực; các ứng dụng đưa ra các giới hạn tốc độ khác nhau (ví dụ: giọng nói, âm thanh, modem cáp, hộp giải mã tín hiệu, Gigabit ethernet, Đồ họa 3-D);... Mời các bạn cùng tham khảo!
Nội dung trích xuất từ tài liệu:
Bài giảng Xử lý tin hiệu số với FPGA: Chương 2 - Hoàng Trang 2/22/2013 Đ I H C QU C GIA TP.H CHÍ MINH TRƯ NG Đ I H C BÁCH KHOA KHOA ĐI N-ĐI N T B MÔN K THU T ĐI N T X LÝ TÍN Hi U S V I FPGA Chaper 2: Iteration bound om GV: Hoàng Trang Email: hoangtrang@hcmut.edu.vn .c mr.hoangtrang@gmail.com ng Thank to: th y H Trung M Slide: from text book of Parhi co TP.H Chí Minh 01/2013 1 an th ng Thu t ng o English Vietnamses du constraint ràng bu c, h n ch Non-terminating không k t thúc Tradeoff s cân b ng, cân đ i u Latency đ tr , th i gian chcu Block Diagram sơ đ kh i Signal-Flow Graph gi n đ lu ng/dòng tín hi u Data-Flow Graph gi n đ lu ng/dòng d li u Dependency Graph gi n đ ph thu c directed edge c nh có hư ng, c nh đ nh hư ng precedence constraint ràng bu c ưu tiên Intra-iteration trong vòng l p Inter-iteration liên vòng l p Fine-Grain chi ti t Coarse-Grain thô 2 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 1CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Thu t ng English Vietnamses Decimator b gi m t c đ l y m u Expander b tăng t c đ l y m u Iteration rate t cđ l p Sample rate t cđ m u loop Bound gi i h n l p, ph m vi l p Iteration Bound gi i h n vòng, ph m vi vòng Critical Loop vòng t i h n om Critical path đư ng [d n] t i h n Acyclic Precedence Graph (APG) gi n đ ưu tiên không vòng Longest Path Matrix (LPM) ma tr n đư ng đi dài nh t .c Minimum Cycle Mean (MCM) trung bình vòng t i thi u ng co 3 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Remind chapter 1 o du Chapter 1. Introduction to DSP Systems • Introduction (Read Sec. 1.1, 1.3) u • Non-Terminating Programs Require Real-Time Operationscu • Applications dictate different speed constraints (e.g., voice, audio, cable modem, settop box, Gigabit ethernet, 3-D Graphics) • Need to design Families of Architectures for specified algorithm complexity and speed constraints • Representations of DSP Algorithms (Sec. 1.4) 4 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 2CuuDuongThanCong.com https://fb.com/tailieudientucntt 2/22/2013 Typical DSP Programs om .c ng co 5 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 an th ng Representation of DSP algorithms o du ucu 6 BM Đi n T -DSP-FPGA-chapter2 Hoàng Trang 01/2013 ...