Bài tập bộ nhớ cache

1.Giả sử có bộ nhớ Cache phối hợp hoàn toàn như hình vẽ, cho biết: a. Kích thước bộ nhớ trong b. kích thước cache c. Để lấy byte dữ liệu có giá trị 32 ( hình vẽ), CPU cần đọc các địa chỉ nào? d. Điều gì xảy ra khi CPU đọc các địa chỉ sau:
Nội dung trích xuất từ tài liệu:
Bài tập bộ nhớ cache BÀI TẬP CHƯƠNG 4 1. Giaû söû coù boä nhôù Cache phoái hôïp hoaøn toaøn nhö hình veõ, Cho bieát: a. Kích thöôùc boä nhôù trong? b. Kích thöôùc Cache? c. Ñeå laáy byte döõ lieäu coù giaù trò 32 (hình veõ), CPU caàn ñoïc ñòa chæ naøo? d. Ñieàu gì xaûy ra khi CPU ñoïc caùc ñòa chæ sau: +) 0000111011 +) 0100100100 +) 0E4h e. Chæ ra ñòa chæ cuûa 3 oâ nhôù khaùc nhau ñang hieän dieän trong Cache 2. Giaû söû moät maùy tính coù boä nhôù trong laø 512 byte, Cache 256 byte. a. Haõy xaây döïng baûng moâ taû toå chöùc Cache töông öùng tröïc tieáp cho maùy naøy, neáu moãi khoái trong cache laø 32 byte. b. Cho bieát caùc khoái: 2, 9, vaø 15 cuûa boä nhôù trong ñöôïc ñaët vaøo vò trí naøo cuûa Cache. c. Cho ví duï moät tröôøng hợp thaønh coâng Cache. 3. Laëp laïi caâu 2 cho tröôøng hôïp Cache 2-way phoái hôïp taäp hôïp (töùc laø moãi taäp hôïp coù 2 khoái). 4. Xeùt moät CPU chaïy ôû 500MHz, taäp leänh coù daïng nhö bảng. Trung bình moãi leänh coù tæ leä thaâm nhaäp boä nhôù laø 1.3 Coù 2 khaû naêng toå chöùc boä nhôù Cache cho maùy naøy: Caùch 1: Duøng Cache töông öùng tröïc tieáp vôùi: - miss penalty = 50 chu kyø - miss rate = 1,4% Caùch 2: Duøng Cache phoái hôïp taäp hôïp vôùi: - miss penalty = 65 chu kyø - miss rate = 1% - Thôøi gian choïn taäp hôïp laøm cho CPI trung bình taêng 1,1 laàn Anh (chò) haõy choïn caùch toát hôn. Giaûi thích vì sao. 5. Câu 4 (Giáo trình) Cho một bộ nhớ cache tương ứng trực tiếp có 8 khối, mỗi khối có 16 byte. Bộ nhớ trong có 64 khối. Giả sử lúc khởi động máy, 8 khối đầu tiên của bộ nhớ trong được đưa lên cache. a. Viết bảng nhãn của các khối đang hiện diện trong Cache b. CPU đọc các ô nhớ sau đây: 04AH, 27CH, 3F5H. Nếu thất bại Cache thì cập nhật bãng nhãn. c. CPU dùng cách ghi lại. Khi thất bại cache, CPU dùng cách ghi có nạp. Mô tả công việc của bộ quản lý cache khi CPU ghi dữ liệu mới vào các ô nhớ: 0C3H, 05AH, 1D5H. BÀI GIẢI CHƯƠNG 4 2. BNT = 512 byte; Cache 256 byte Index V D Tag (1 bit) a. Cache tương ứng trực tiếp:Tag – Index – Offset 000 0 0 - Khối có 32 byte => Offset = 5 bit 001 0 0 - Số khối cache = 256/32 = 8 => Index = 3 bit 010 0 0 - BNT 512 byte => Địa chỉ ô nhớ = 9 bit 011 0 0 ==> Tag = 9 bit – (5 + 3) = 1 100 0 0 101 0 0 b. Đưa các khối vào Cache 110 0 0 - Khối i=2: ==> k = 2 mod 8 = 2 111 0 0 i=2 ==> 0010 = Tag của i=2: 0 và Đặt V = 1 tại khối Index = 010 Index V D Tag (1bit) - Khối i=9: ==> k = 9 mod 8 = 1 000 0 0 i=9 ==> 1001 = Tag của i=9: 1 và Đặt V = 1 tại khối Index = 001 1 0 1 001 010 1 0 0 - Khối i=15: ==> k = 15 mod 8 = 7 011 0 0 i=15 ==> 1111 = Tag của i=15: 1 và Đặt V = 1 tại khối Index = 100 0 0 111 101 0 0 110 0 0 c. Cache hit: 111111111, 111111110, 111111101 111 1 0 1 3. Lặp lại câu 2 cho trường hợp Cache 2-way phối hợp tập hợp (tức Index V D Tag (2bit) là mỗi tập hợp có 2 khối). 00 0 0 a. Cache 2-way: Tag – Index – Offset 0 0 - Khối có 32 byte => Offset = 5 bit 01 0 0 - Số khối cache = 256/32 = 8 => Số tập hợp = 8/2 = 4 => Index = 2 bit 0 0 - BNT 512 byte => Địa chỉ ô nhớ = 9 bit 10 0 0 ==> Tag = 9 bit – (5 + 2) = 2 bit 0 0 b. Đưa các khối vào Cache: 11 0 0 - Khối i=2: => k = 2 mod 4 = 2. i=2 => 0010 => Tag của i=2 là 00 0 0 và Đặt V = 1 tại khối Index = 10 Index V D Tag (2bit) - Khối i=9: => k = 9 mod 4 = 1. i=9 => 1001 => Tag của i=9 là 10 00 0 0 và Đặt V = 1 tại khối Index = 01 0 0 - Khối i=15: => k = 15 mod 4 = 3; i=15 => 1111 => Tag của i=15 01 1 0 10 là 11 và Đặt V = 1 tại khối Index = 11 0 0 10 0 0 1 0 00 ...