MẠCH TRANSISTOR GHÉP LIÊN TẦNG
Số trang: 15
Loại file: pdf
Dung lượng: 651.16 KB
Lượt xem: 18
Lượt tải: 0
Xem trước 2 trang đầu tiên của tài liệu này:
Thông tin tài liệu:
Tham khảo tài liệu mạch transistor ghép liên tầng, kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả
Nội dung trích xuất từ tài liệu:
MẠCH TRANSISTOR GHÉP LIÊN TẦNGĐẠI HỌC TÔN ĐỨC THẮNG ĐIỆN TỬ 1 ThS. Nguyễn Thy Linh 1 Nội dung: Chương 5: Mạch transistor ghép liên tầng5.1. Transistor ghép cascading;5.2. Mạch khuếch đại vi sai;5.3. Cách ghép darlington;5.4. Mạch khuếch đại ghép cascode. 2 5.1. Transistor ghép cascadingPhân tích DC VBB1 VBE1 VCEQ1 VCC ICQ1 ( RE1 RC1 ) I CQ1 R RE1 b1 1 VBB 2 VBE 2 VCEQ 2 VCC I CQ 2 ( RE 2 RC 2 ) I CQ 2 R RE 2 b 2 2 3 Transistor ghép cascading Phân tích AC h fe 2 RC 2 h fe1 Rb 2 Rb1 ib1 i L i L ib 2 Ai ii RC 2 R L Rb 2 hie2 Rb1 hie1 ii ib 2 ib1 4 5.2. Mạch khuếch đại vi saiGiả sử 2 TST giống nhau VE1 = VE2 = (IE1 + IE2)Re – VEE = 2IE1Re – VEE = 2IE2Re – VEE 5 Mạch khuếch đại vi sai Phân tích tín hiệu nhỏ i0 = (i1 + i2)/2 và i = i2 – i1 i1 = i0 – (i/2) và i2 = i0 + (i/2) Dùng phương pháp chồng chập Mode chung: i1 = i2 = i0 Mode vi sai: i2 = - i1 = i/2 6 Mode chung: Do tính đối xứng: ie1c = ie2c iRe = 2ie1c = 2ie2c ve = (2Re)ie2c Rbi0 ie 2c 2 Re hib Rb / h fe 7 Mode vi sai: ie1d = - ie2d iRe = 0 ve = 0 Ngắn mạch Re 8- Chồng chập: Rb Rbie 2 ie 2c ie 2 d i0 i 2 Re hib Rb / h fe 2(hib Rb / h fe ) RciL iie 2 Acio Ad id Rc RL Rc RbAc Rc RL 2 Re hib Rb / h fe Rc RbAd Rc RL 2(hib Rb / h fe ) 9 Tỷ số triệt tín hiệu đồng pha (Common Mode Rejection Ratio – CMRR) Mạch khuếch đại vi sai lý tưởng: Ac = 0: iL = Adi Mạch thực tế: 105.3. Cách ghép darlington 11 R1VBB VCC ; Rb R1 / / R2 R1 R2 VBB 1.4 I CQ 2 Re Rb / (h fe1h fe 2 )VCC VCE 2 RC ( I C1 I C 2 ) RE I E 2I C1 I E1 I B 2 I C 2 / h fe 2 I C 2 12 VT VT VThie 2 h fe 2 h fe 2 hib1 I CQ 2 h fe 2 I CQ1 I CQ1 iL h fe 2 Rc h fe 2 RC h fe1 ( Rb / h fe1 ) h fe1RbAi ii Rc RL ( Rb / h fe1 ) hib1 hie 2 Rc RL Rb 2h fe1hib1 Rc RbAi (h fe1h fe 2 ) Rc RL Rb 2hie1 13 5.4. Mạch khuếch đại ghép cascode R1VB1 Vcc R1 R2 R3VE1 VB1 VBE1 VB1 0.7 VB1 0.7I C1 IC 2 Re R1 R2 VccVB 2 R1 R2 R3VE 2 VB 2 VBE 2 VB 2 0.7VCE1 VC1 VE1 (VE 2 RC I C1 ) VE1VCE 2 VC 2 VE 2 (VCC RL I C 2 ) VE 2 14 v L v L i e 2 ib1 R1 // R2AT h fb2 R L ( h fe1 ) R1 // R2 hie1 ii i e 2 ib1 ii 15
Nội dung trích xuất từ tài liệu:
MẠCH TRANSISTOR GHÉP LIÊN TẦNGĐẠI HỌC TÔN ĐỨC THẮNG ĐIỆN TỬ 1 ThS. Nguyễn Thy Linh 1 Nội dung: Chương 5: Mạch transistor ghép liên tầng5.1. Transistor ghép cascading;5.2. Mạch khuếch đại vi sai;5.3. Cách ghép darlington;5.4. Mạch khuếch đại ghép cascode. 2 5.1. Transistor ghép cascadingPhân tích DC VBB1 VBE1 VCEQ1 VCC ICQ1 ( RE1 RC1 ) I CQ1 R RE1 b1 1 VBB 2 VBE 2 VCEQ 2 VCC I CQ 2 ( RE 2 RC 2 ) I CQ 2 R RE 2 b 2 2 3 Transistor ghép cascading Phân tích AC h fe 2 RC 2 h fe1 Rb 2 Rb1 ib1 i L i L ib 2 Ai ii RC 2 R L Rb 2 hie2 Rb1 hie1 ii ib 2 ib1 4 5.2. Mạch khuếch đại vi saiGiả sử 2 TST giống nhau VE1 = VE2 = (IE1 + IE2)Re – VEE = 2IE1Re – VEE = 2IE2Re – VEE 5 Mạch khuếch đại vi sai Phân tích tín hiệu nhỏ i0 = (i1 + i2)/2 và i = i2 – i1 i1 = i0 – (i/2) và i2 = i0 + (i/2) Dùng phương pháp chồng chập Mode chung: i1 = i2 = i0 Mode vi sai: i2 = - i1 = i/2 6 Mode chung: Do tính đối xứng: ie1c = ie2c iRe = 2ie1c = 2ie2c ve = (2Re)ie2c Rbi0 ie 2c 2 Re hib Rb / h fe 7 Mode vi sai: ie1d = - ie2d iRe = 0 ve = 0 Ngắn mạch Re 8- Chồng chập: Rb Rbie 2 ie 2c ie 2 d i0 i 2 Re hib Rb / h fe 2(hib Rb / h fe ) RciL iie 2 Acio Ad id Rc RL Rc RbAc Rc RL 2 Re hib Rb / h fe Rc RbAd Rc RL 2(hib Rb / h fe ) 9 Tỷ số triệt tín hiệu đồng pha (Common Mode Rejection Ratio – CMRR) Mạch khuếch đại vi sai lý tưởng: Ac = 0: iL = Adi Mạch thực tế: 105.3. Cách ghép darlington 11 R1VBB VCC ; Rb R1 / / R2 R1 R2 VBB 1.4 I CQ 2 Re Rb / (h fe1h fe 2 )VCC VCE 2 RC ( I C1 I C 2 ) RE I E 2I C1 I E1 I B 2 I C 2 / h fe 2 I C 2 12 VT VT VThie 2 h fe 2 h fe 2 hib1 I CQ 2 h fe 2 I CQ1 I CQ1 iL h fe 2 Rc h fe 2 RC h fe1 ( Rb / h fe1 ) h fe1RbAi ii Rc RL ( Rb / h fe1 ) hib1 hie 2 Rc RL Rb 2h fe1hib1 Rc RbAi (h fe1h fe 2 ) Rc RL Rb 2hie1 13 5.4. Mạch khuếch đại ghép cascode R1VB1 Vcc R1 R2 R3VE1 VB1 VBE1 VB1 0.7 VB1 0.7I C1 IC 2 Re R1 R2 VccVB 2 R1 R2 R3VE 2 VB 2 VBE 2 VB 2 0.7VCE1 VC1 VE1 (VE 2 RC I C1 ) VE1VCE 2 VC 2 VE 2 (VCC RL I C 2 ) VE 2 14 v L v L i e 2 ib1 R1 // R2AT h fb2 R L ( h fe1 ) R1 // R2 hie1 ii i e 2 ib1 ii 15
Tìm kiếm theo từ khóa liên quan:
điện tử giáo trình điện tử tài liệu điện tử bải giảng điện tử lý thuyết điện tửTài liệu có liên quan:
-
BÀI GIẢNG LẬP TRÌNH GHÉP NỐI THIẾT BỊ NGOẠI VI
42 trang 282 2 0 -
Cơ Sở Điện Học Truyền Thông - Tín Hiệu Số part 1
9 trang 186 0 0 -
HƯỚNG DẪN THIẾT KẾ BÀI GIẢNG BẰNG LECTURE MAKER
24 trang 153 0 0 -
Tìm hiểu về động cơ không đồng bộ phần 1
27 trang 150 0 0 -
Giáo trình PLC S7-300 lý thuyết và ứng dụng
84 trang 146 0 0 -
Luận văn Điều khiển máy công nghiệp bằng thiết bị lập trình
98 trang 134 0 0 -
46 trang 108 0 0
-
70 câu trắc nghiệm Thanh Toán Quốc Tế
10 trang 100 0 0 -
Bài giảng điện tử môn hóa học: chuyển đổi giữa khối lượng, thể tích và lượng chất
13 trang 97 0 0 -
Luận văn: Lọc thích nghi với thuật toán LMS và ứng dụng trong cân bằng kênh
74 trang 93 0 0